PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-134970

(43) Date of publication of application: 07.06.1988

(51)Int.CI.

G01R 31/28 G06F 11/22

(21) Application number: 61-281538

(71)Applicant: FUJITSU LTD

(22)Date of filing:

26.11.1986

(72)Inventor: ISODA YUTAKA


(54) OPTIMIZATION SCAN TESTING SYSTEM

(57) Abstract:

PURPOSE: To minimize the redundancy of the number of gates, and to execute an efficient test by inserting a write/read-out scanning circuit in accordance with the fault existence confirmation facility of a circuit, and the input facility of a confirming signal.

CONSTITUTION: Design data of an IC 10 consisting of a logic circuit group before inserting a scan latch is read from a fundamental data holding part 11, and the confirmation facility of existence of a fault in an input end and an output end of a circuit is calculated by a fault existence confirmation facility calculating part 12. Also, by a control facility calculating part 13, the setting facility of a signal to the input end for confirming a fault is calculated. Subsequently, their rank order is discriminated by rank order discriminating parts 14, 15, and in order from that which is inferior inconfirmation facility, and that which is inferior in control facility, a write/read scanning circuit is inserted, and FFs 1W8 become scan FFs. In this state, a regular scan test and a non-scan test are executed.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

⑨日本国特許庁(JP)

@特許出願公開

◎公開特許公報(A)

昭63-134970

@Int_Cl_4

識別記号

广内整理番号

每公開 昭和63年(1988)6月7日

G 01 R 31/28 G 06 F 11/22

360

G-6912-2G P-7368-5B

審査請求 未請求 発明の数 1 (全7頁)

砂発明の名称 最適化スキャンテスト方式

砂特 頭 昭61-281538

@出 頤 昭61(1986)11月26日

@発明者 醚 田

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

砂出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

30代 理 人 弁型士 山谷 暗祭

明频等

i、発明の名称 政適化スキヤンテスト方式

2. 特許請求の類囲

(i) 組合せ回路および順序回路等により構成される論理回路群をテストするテスト方式において、 画路の大力場と出力端の故障の有無を確認できる警局性を算出する故障有無確認容易性複算手段 (12)と、

選認するために必要な信号を各回路の入力機に 入力できる制御容易性を算出する制御容易性演算 手段(13)と、

確認容易性の輝い配線のものよりその順位を付加する確認容易性原位料別手段(1 4)と、

制御容易性の悪い配線のものようその順位を付加する財銀容易性吸位判別平級(15)を見傾し、 論理回路群に対して確認容易性の悪いもの、期 極容易性の悪いものを指示するようにしたことを 特徴とする最適化スキャンテスト方式。 (2) 初御客品性の無い配納から順に存込み専用あるいは書込み、説出しスキヤン回路を挿入するようにしたことを特徴とする特許請求の通思朝(
(3) 仮記報の最適化スキャンテスト方式。
(3) 確認容易性の悪い配線から順に認出し専用ある。

(3) 確認容易性の悪い配線から頭に現出し専用を るいは書込み・読出しスキャン国路を挿入するよ うにしたことを特徴とする特許請求の範囲無 (」) 項記載の最適化スキャンテスト方式。

3. 発明の詳細な紙明

(目以)

概要

連業上の利用分野 従来の技術 (第4図) 発明が解決しようとする問題点 問題点を解決するための手段 (第1図)

作用

実施例 (詳2回、第3回、第5回) 発明の効果

特別時63-134970(2)

(紙頭)

半単体集後国路のテスト容易住評価方法により ディジタル國路の確認容易姓と期御容易姓とを定 量的に計算し、その貧敗の大きい方がら原次スキ ヤン回路を抑入するようにしたもの。

〔意業上の利用分野〕

本発明は憂酒化スキャンテスト方式に扱う、特 にLS!のような辛雄体無額回路において、少な いスキヤン回路により有効的にテストを行うよう にしたものに関する。

(健央の技術)

技術の進歩によう単導体無額団路は高密度化さ れているが、それにともなって半導体無額固路が 正確に関造されているか否かをテストするテスト も難しくなっている。 作にしSIやVLSI化さ れたディジタル回路ではこの傾向が習しい。

このような負債回路は、データを保持するフリ ップ・フロップ(以下PPという)と、例えばナ

力場子CUT1…OUTnの特定の端子にどのよ うなパターンが得られるのかをあらかじめ求めて おき、これにもとづきテストを行うものである。

これはスキャンテストに比較してスポヤン機能 用の特別な壓路を超込む必要がないので、拾環回 路の冗長性がないという利点がある。しかし論理 が寒壁になるにつれて綺理深度も深くなるため、 深い部分にある順序回路つまりFFに一定の记号 モセットするためには豚大な人力データを必要と し、そのためのテストデータの作成時間が膨大な ものとなるのみならず、テストを行うための時間 つまりテスト時間も長くなる。

因スキャンテスト

スキャンテストは、第4図(6)に示す如く、 集積回路20°に存在するすべてのFFをスキヤ ソ機能を付加したスキヤンFFとする。ここでス キャン機能とは、例えば複数のFFが順序をもっ て並んでいたとしても特定のFFに直接「1」ま たは「0」を記入であるようにしたものである。 なお第4図(b)で斜線部分がスキヤンFFを示

ンド・ゲートの如く、データを入力したら一定時 闘技に出力を生ずる論理ゲートが、複雑に組合せ られて母吠されている。従ってテストを行うため に役定のFFに「し」、または「り」の特定のデ ータをセットしたと各に出力されるパターンをチ エックしたり、論理回路の特定の端子に特定のデ ータをセットしたとき出力されるパターンをチェ ックすることが必要になる。この場合、アアや各 種論理ゲートが御難に接続されているため、例え ばあるFPに「!」をセットするためにその前段 のFFやゲートをどのように図信すべきか等の払 理が必要となる。

ところでこの集積国路のテストには非スキャン テストとスキャンテストの2通りがある。

(発明が解決しようとする問題点)

印非スキヤンテスト

非スキャンテストは、窮4関(a)に示す如く、 準積回路20の入力端子 I N 1 … I N n の特定の 端子にあるパタ~ンのデータを入力したときに出

す.

この場合、スキャンFFを疑似入力/出力部と して使用可能であり、そのため第4図(b)に示 す如く、論理を印~のに分割可能となったり、テ ストデータは少なくて済みテスト時間も遅くてよ いという利点がある。しかし内部の順序回路のす べてのFFにスキャン機能を一组に付加するため テストのためのケート数が増加して冗長となり、 運常動作のスピードがおそくなるという問題点が 84.

* 本売明の目的は、このような非スキヤンテスト およびスキャンテストの前配用燃点を解決したテ スト方式を提供することである。

(問題点を解決するための手段)

前記目的を透成するために、本発明では、第1 図に示す如く、単根回路10にスキャンFFL~ 8と、スキヤン機能の付加されない過激のPPI ~9~を設ける。この場合、集績回路10を設 計するとき、すべてのFFをスキャン機能の付加

特開昭63-134970(3)

されない過防のPPとして設計し、それからどこ のFFがテストを行うために必要なデータがセッ トしにくいか、あるいは説出しにくいかというこ とを指算し、これらのやりにくいところから駆次 スキャン機能を付加したスキャンドミに能災して 歩く.

(作用)

刻えばスキャンFF 4に直接外部よりデータを セットすれば、通常のFF4′を経由して出力端 子OUTもより出力が得られる(FFもごからO UT4までの改数が少ない場合)。 領域①のステ ヤンFF1、2は人力端子iN1、INSからセ ットしたデータを旅出すことが容易にできるもの であり、領域②の通常のFFL、2′は前記スキ ヤンFF1、2よりスポヤンインしたデータをこ **②FF1、2よう跳出すことが可能となる。また** 領域のではFF5′が入力ピンからスキセンFP 6までの間に存在しているものであり、領域@の データはスキャンPPS~8より頭出すことがで

例えば、第5図(a)に示す如く、入方嫡子A、 Bと出力端子Xを有するナンド・ゲートが正確に 動作するか各がモデストする場合、次のように導 察する。

ナンド・ゲートの論理は、第5図(b)に示す 通りであるので、もし入力尚子 A が「0 J 縮道の 状態で故障していれば、入力端子Aに「!」を入 れても「C」人力と同じ欽鵬となる。従って第5 図『に示す如く、入力端子Aに「1」を入力して 人力諸子8を「0」、「l」にしたとき、出力消 子とに「阝」、『1」が出力されれば入力端子A が常時「0」にあるという故障状態が検出できる。 このようなことを名端子に適用してどのような故 险が存在しているかを判別する。

ところでこの場合、入力端子A及びBに「1」、 「0」を退択入力することが必要になり、また出 力端子又からデータを読出すことが必要となるが、 その場合、その前肢に接続されている他の国路と の接続関係により入力端子A、Bに「i」、「 0」を選択的に入力するために、例えば第4箇

きる。もしてスキヤンFFSのデータは通常のア P3:を経由して、例えばスキャンFF4より説 出すこともできる。領域のではスペヤンPF8に 人力したデータをFP6~、7.を介して出力硝 子〇UTn+1より銃出すことができ、また領域 園ではスキヤンFF6、7に入力したデークの欠 庭に応じた出力がPF8~、9~程由して出力嫡 子OUTkより放出すことができる。

なお、テストデータは領域のへ向の単位で作ら れており、入力データに応じた出力があらかじめ 決定されている.

このように、テスト上難度の大きいものに対し てのみスキャンドドとするので、スキャンテスト のための付加ゲート数を展小限度にとどめ、効率 的なテストが可能となる。

(寅施閉)

ロテスト鉄頻

本発明を静逃するに先立ち、論理回路のデスト の餓明を行う。

(も) に示す集額回路20′の入力精子トドリ、 1 N 2 ---- L N k にどのような入力データを入力す べきかということを決定することが必要となり、 また出力端子Xからのデータを倒定するために出 力端子のUT1、OUT2----OUTkのどれより 係ることができるのかを決定することが必要とな

このように、特定の回路における人力データの 設定制御の容易性および出力データの観測の容易 性は、通常集積回路20′の入力線子からデータ を設定すべき国路の入力端における中間の状態、 あるいは画路の出力雑から気積回路 2 9 1 の出力 端子における中間の状態により算出することがで

この寡出方法のうち制御容易性は、入力端から 注目する配線部にいたる節点の数により制定した り、又は注目する配線部に注目する信号が現れる 皮でに回路がどれだけの状態を経るかということ を計算して行うものである。

また規制容易性は、組合わせの説測容易性は注

特別昭63-134970(4)

路群からなる焦積回路の設計データを保持するも

の、12は鉄路有無確認容易性演算部(以下就径

容易性調算部という)であって各国路の人力論あ

いは出力器の故障の有価を確認できる容易性つ点

り確認容易性を解析してそれを定量的に耳出する

もの、13は鮮御智品性演算部であって各国路の

入力端に所定の信号を入力できる容易性つまり間

御容易性を定量的に算出するもの、14は確認容

島性順位判別部であって故障有無疏認容高性流算

部12により算出された確認容易性をその思い順

序に順位づけて出力するもの、15は倒御容易性

目する配額部の状態が観測点にいたるまでの節点 の故により判定を行ったり、独自する配額誠のお 熾が観測点にいたるまでに回路がどれだけの状態 で狙るかということを計算して行うことができる。

なおこれらの算出方法は現在完成されている公 知の手法(挟えば日経エレクトロニクス 198 3年8月20日号、第151頁~第162頁數 照) である。

本発明は、このような周知の平法を使用して、 **義積回路に付加すべきスキャン機能をできるだけ** 少なくするようにしたものである。

以下本意明の一実施倒を第2回および第3回に もとづき盆明する。

第2回は水発明の一貫絶例構成図であり、第3 図は本発明により近沢的に挿入されるスキャンラ ッグの例を示す。

第2回において、11は基本データ保持部であ り、スタヤンラッチの挿入される前の、例えばア ンとゲートやナンドゲート、オアゲート等の組合 せ回路やFF等の順序回路等で棒喰される論理回

順位利別部であって制御容易性演算師13より算 出された制御容易性をその題い順序に順位づけて 出力するもの、16は出力部であって前記確認窓 制性及び制御容易性の悪い方からの順序をあらか じめ設定された数(P及びQ、P=Qの場合もあ る)だけ出力するとともに判定部17を具備し、 この判定部1?で耐記各容易性を図示各略した表 示部に出力し例えば設計者がその容易性が希望す る値以下になったことを観測させるものである。 使用する群込み専用スキャンラッチを承し、同 (b) は確認容易性のみが思いところに使用する

判定部17にあらかじめ関値を設定し、各審基性 がそれぞれの予定した値以上のときにランプ等で 表示させることもできる。 18は設計データ作図 保持部であって出力部16から出力された確認容 最性の悪いラッチの部分を係る図(b)に示す如 きラッチを挿入したり劇御容易性の悪いラッチの 部分に第3図(a)に示す如きラッチを挿入した り、両方の悪い部分には第3図(c)に示す如き ラッチを挿入し、かつこの図面を保持し、出力す ひものである.

このように各ラッチを提入したものを基本設計 データ保持郎11にフィードバックし、この挿入 結果による各容易性を判別する。このようなこと を各容易性があらかじめ予定した数値以下になる まで緑返し、予定値以下になったときに係られた 図面を基本設計データ保持部11より得ることが

また、第3図により、本発明において使用する スキャンラッチの例について説明する。

第3図(m) は制御容易性のみが思いところに

読出し専用スキヤンラッチを示し、同(c) は制 御容易性及び確認容易性が悪いところに使用する 掛込み・歌出しスキャンラッチを示す。

第3図においてS。~S.はスイッチであって、 スイッチS。は通常動作のときに入力されるデー タをオンオフ制御するもの、スイッチS,はスキ ヤンデータを弁からセットするときに入力される データをオンオフ略仰するもの、スイッチS。は スキャン動作における放出しのときに銃出し端子 へのデータをオンオフ割御するものである。

スイッチS。、S。、S。は刺遊信母SMおよ びSMにより倒御され、またスイッチS』、S。 、 S. は制御信号SCKおよびSCKにより制力 される。期間信号SM、SMはインパータIN1 0、 INIIにより得られ、制御信号SCK、苫 CKはインパータIN12、IN13により得ら

またINO~INSはインバータである。

特別昭63-134970(5)

次に第3回(a)~(c) について通常のデータを出力する動作とスキャン動作について起明する。

第3図(a)の習込み専用スキャンラッチは、 通常動作の場合、スイッチS。をオンとし、システ をオフ、S:をオンとずる。したがって、システ ムから入力される人力信号Diaロはインパータ! N2で反転され、さらにインパータ! N0で反転され、さらにインパータ! N0で同じなれる。なおはインパータ! N0で同じなれる。はのときスイッチ Sにより反転され、このとはインパーター! N2、「N3によう反転され、しかも「N2ー1 N2、「N3によう反転され、しかも「N2ー1 N2、」、1、2のルートで返回するためラッチされたものとなる。

テスト時のスキャンデータSIn 書込みの場合、スイッチS。をオフとし、S,がオンのとまS。はオフ、S,がオフのときS。はオンとなる。従ってスキャンデータSinを書込むと言、スイッチS,がオンのときS。はオフのためスキャンデータSinはインパータIN2、IN0を経由し

て出力される。そしてスイッチS。をオフのときS。をオンにするので、スキヤンデータSinはIN2-IN3-S。-IN2のルートで盗回するためラッチされたものとなる。

第3図(b)の設出し専用スキャンラッチは、 通常動作の場合、スイッチS。をオンとし、方信号 むオン、S。をオフとする。これにより入方信号 DinはインバータIN2、iN0により反転され、人力信号Dinが出力信号Doutとして表して 力される。なさ、前記第3図(a)と関係となるより には「N2ーIN3~S。ーIN2のルートで返回されるためラッチされたものとなる。 テスト時のスキャン設出しのとき、スイッチS。 をオフにしS。、S。をオンにすれば前記回路で ラッチされたデークがインバータIN1を程由して 被出される。

第3図(c) の替込み・液出しスキャンラッチは、通常動作の場合、スイッチ5。をオン、S. S. をオンとする。これにより入力信号Dloはインパータ!N2、!N0

により、入力信号Dinが出力信号Doutとして出力される。このと春スイッチS。、 S。 がオンのため前記の場合と関様に入力信号 Dinは (N2-!N3-S。-S。-IN2のルートで選切されるため、ラッチされたものとなる。

なおこれらら、~ら、をオン・オフ制仰する對

如信号SM、SM、SCK、SCKは、インバータIN10~!N13により得られるが、これらの制物信号回路は個別に設ける必要はなく、共通に使用できる。

このようにして制御容易性の思いラッチは第3 図(a)の如く世込み専用スキャンラッチに構成することができ、確認容易性の思いところは第3 図(b)の如く抗出し専用スキャンラッチに構成することができ、制御容易性も確認容易性も悪いところは第3図(c)の如く皆込み・抗出しスキャンラッチに構成することができる。

(発明の効果)

本発明では必要な部分のみスキャンラッチを挿入することができるので、ゲート数の冗長を扱小服度にするとともにディレイの増加も最小限度に抑制である。また小ブロック内についてもテスクピッティが確保されているので、LSIの外部入力増子、外部出力端子とスキャンラッチの組合せでテスト可能である。しかもテストデークの作成

特開昭63~134970(8)

艺士通称式会社

時間やテスト時間は第4図(a) に示す非スキャン国路に比較し烟躍することができ、効率的なテ

1 7 ……利定部

18……設計データ作図保護部

ストが可能となる。

代理人弁理士 山 谷 吶

4. 関面の簡単な説明

第1回は本塾明の原理図、

第2回は木秀男の一実施例、

第3回は本発明で使用するスキャンラッチの例、

第4回は此来例説明図、

第5回はテストの説明図である。

1、2、3、4、5、6、7、8…スキャンドド1、2、3、4、5、6、7、8、8、7、8、、9、…通常のドド

[L....·西本政計データ保持部


1 2 --- 故照有無確認容易性演算部

13……制御容易性演算部

1.4 …確認容易性順位判別部

15…期何容易性顺位判别部

1.6…出力部



-514-

BEST AVAILABLE COPY

特閒昭63-134970(7)

